AMD hat erfolgreich den Tape-out der nächsten Generation von Epyc-Prozessoren für das HPC-Segment, die unter dem Codenamen Venice laufen, im neuen TSMC-Fertigungsverfahren N2 mit Nanosheets abgeschlossen. Darüber hinaus war AMD erfolgreich bei ersten Tests und Validierungen der 5. Generation Epyc in der TSMC Arizona Fab 21.
