09.08.2019 19:28 Uhr, Quelle: ComputerBase

Flash Memory Summit: Über PLC-NAND mit 5 Bit und halbierte Speicherzellen

Um die Speicherdichte von NAND-Flash weiter zu steigern sollen künftig noch mehr Bit pro Speicherzelle untergebracht werden. Nach SLC mit 1 Bit, MLC mit 2 Bit, TLC mit 3 Bit und QLC mit 4 Bit folgt PLC (Penta-Level Cell) mit 5 Bit pro Zelle. Außerdem sollen Zellen „halbiert“ und damit deren Speicherdichte erhöht werden.

Weiterlesen bei ComputerBase

Digg del.icio.us Facebook email MySpace Technorati Twitter

JustMac.info © Thomas Lohner - Impressum - Datenschutz