14.04.2021 10:54 Uhr, Quelle: golem

Tape-out: Erstes RISC-V-SoC mit 5-nm-Technik ist fertig

Der Testchip von SiFive für TSMCs N5-Verfahren enthält einen kleinen RISC-V-Kern und ein Interface für sehr schnellen HBM3-Stapelspeicher. (RISCV, Prozessor)

Weiterlesen bei golem