Toshiba hat in einer Pressemitteilung bekannt gegeben, dass man mit der Herstellung von NAND-Flash-Chips in 24 Nanometer Strukturbreite begonnen hat. Zunächst werden kleinere Chips in MLC-Architektur mit 2 Bit je Speicherzelle gefertigt, was zu einer Kapazität von 64 Gbit beziehungsweise 8 GB je Chip führt. Zudem sind noch Chips in MLC-Architektur geplant, in denen 3 Bit je Speicherzelle untergebracht sind. Sie werden eine Kapazität von
